

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN.

(11) Publication number: 58153412 A

(43) Date of publication of application: 12.09.83

(51) Int. Cl H03H 9/17

(21) Application number: 57036166

(71) Applicant: NEC CORP

(22) Date of filing: 08.03.82

(72) Inventor: INOUE TAKESHI  
MIYASAKA YOICHI


(54) PIEZO-ELECTRIC THIN FILM COMPOSITE VIBRATOR

and adopting a composite structure.

(57) Abstract:

PURPOSE: To obtain a stable vibrator in both VHF and UHF bands by forming plural thin film layers consisting of piezo-electric materials of which temperature characteristics are different respectively on a silicon thin film.

CONSTITUTION: Boron is doped at a high density on a Si substrate of which surface is 100 and an  $\text{SiO}_2$  film is formed on the Si substrate 21 by a sputtering method. Subsequently, an  $\text{Si}_3\text{N}_4$  film is formed on the back of the Si substrate 21 by CVD method and the Si substrate 21 is etched through the mask of the  $\text{Si}_3\text{N}_4$  film to form a hollow 26. Through the undercoat of Cr, Au is evaporated on the  $\text{SiO}_2$  film to form a lower electrode. Then a  $\text{ZnO}$  film 23 is formed on the lower electrode by sputtering method and an upper electrode 24 consisting of Al is formed on the  $\text{ZnO}$  film 23 by lift-off means. The film thickness ratio of the  $\text{ZnO}$ , Si and  $\text{SiO}_2$  films is fixed so as to be a zero temperature factor. Thus the generation of cracks during the production of the titled vibrator can be prevented by using Si as the substrate



⑯ 日本国特許庁 (JP)  
 ⑰ 公開特許公報 (A)

⑪ 特許出願公開  
 昭58—153412

⑫ Int. Cl.<sup>3</sup>  
 H 03 H 9/17

識別記号

厅内整理番号  
 7190—5 J

⑬ 公開 昭和58年(1983)9月12日

発明の数 1  
 審査請求 未請求

(全 4 頁)

④ 壓電薄膜複合振動子

⑦ 発明者 宮坂洋一

東京都港区芝五丁目33番1号日

本電気株式会社内

⑧ 特願 昭57—36166

⑧ 出願 昭57(1982)3月8日

⑧ 発明者 井上武志

東京都港区芝五丁目33番1号

東京都港区芝五丁目33番1号日  
 本電気株式会社内

⑨ 代理人 弁理士 内原晋

明細書

1. 発明の名称

圧電薄膜複合振動子

2. 特許請求の範囲

(1) シリコン薄膜、 $\text{SiO}_2$ 薄膜、 $\text{ZnO}$ 圧電薄膜からなり、 $\text{SiO}_2$ 薄膜がシリコン薄膜と $\text{ZnO}$ 薄膜との間に位置するような多層構造の振動部位をもち、周縁部をシリコン基板によって支持された厚み振動圧電振動子において、 $\text{ZnO}$ 薄膜の厚さを $T_1$ 、 $\text{SiO}_2$ 薄膜の厚さを $T_2$ 、 $\text{Si}$ 薄膜の厚さを $T_3$ とし、 $\text{ZnO}$ 薄膜と $\text{Si}$ 薄膜との膜厚比 $T_2/T_1$ を $X$ 、 $\text{ZnO}$ 薄膜と $\text{SiO}_2$ 薄膜との膜厚比 $T_3/T_1$ を $Y$ と置き換えたときには、基本1次モードを使用する場合には、次式①、②

$$Y = -0.264X + 0.548 \quad (X \leq 0.81) \quad ①$$

$$Y = -0.053X + 0.092 \quad (X > 0.81) \quad ②$$

で与えられる膜厚比とし、二次モードを使用する場合には次式③④

$$Y = 0.186X^2 - 0.327X + 1.05 \quad (X > 0) \quad ③$$

$$Y = -X + 0.75 \quad (0 < X < 0.5) \quad ④$$

で与えられる膜厚比としたことを特徴とする圧電薄膜複合振動子。

3. 発明の詳細な説明

本発明は、VHF、UHF帯において厚み振動を用いて使用できる高安定の高周波用圧電振動子に関するものである。

一般に、高周波帯において使用される圧電振動子は薄板の厚み振動が用いられており、代表的なものとして水晶、圧電セラミックスの圧電板を用いた振動子が知られている。この振動子は、薄板の平行平面研磨という機械加工を行って製造されているが、研磨加工では板厚を30~50 $\mu\text{m}$ とするのが限界であり、高次モードを用いたとしても使用周波数はせいぜい200MHzが限界であった。

そこで、最近、数百MHzの高周波帯において容量比の小さな圧電振動子を得る方法として、スペッタ法等により作成される圧電薄膜作成技術と異方性エッチング技術を用いた圧電薄膜複合振動子が提案されている。この振動子はシリコン基板上にシリコン、酸化物などの薄膜と圧電薄膜とを層

状に作成し、振動子として使用する部分の基板をエッティングによって除去することにより、外縁部を基板によって支持させた構造のものである。

しかし、圧電薄膜はスペッタ法、CVD法などで形成されるが、代表的な圧電薄膜材料であるZnO、CdS、AlN等は周波数温度係数が大きいために、Si基板との組合せだけでは温度安定度の高い圧電振動子を得ることはできない。

この対策として、圧電材料と周波数温度係数の符号が異なる材料との組合せにより、振動子全体としての周波数温度係数の絶対値を小さくすることが考えられる。そこで、ZnOとSiO<sub>2</sub>の周波数温度係数の符号が異なることに着目し、第1図に示すようにシリコン基板1-1の表面にSiO<sub>2</sub>薄膜1-3を形成し、表面のSiO<sub>2</sub>だけが残るようにエッティングし、その上にZnO圧電薄膜1-4を形成した構造の圧電薄膜振動子が提案されている。第1図において、1-2はエッティングによりシリコン基板に形成した空孔、15、16はZnO圧電薄膜1-4に対向して設けた電極である。この振動子において、SiO<sub>2</sub>基

板により空孔2-6を設けたものである。

第2図において、Si層が完全にはエッティングされていないが、このSi層の厚さ等は、高濃度にホウ素をドープすることにより、ホウ素がドープされたSi層はバイロカテコール—エチレンジアミンまたはKOHなどのエッティング液に殆んどエッティングされないことにより、容易に剥離することができる。また、ホウ素を高濃度に含んだSiは、SiO<sub>2</sub>に比べてエッティング速度が遅く、それだけ第1図の構造のものより高い平面度が得られやすい長所がある。さらに、SiはSiO<sub>2</sub>に比べて機械的強度が大きく、製造中にクラックが入ることは殆どなく、生産性に優れている。以上の性質と、Siが本質的に高振動(hight Q)材であることにより、共振尖端度Q<sub>m</sub>の大きな振動子を得ることができる。

一方、弾性スチフネスC<sub>11</sub><sup>E</sup>の温度係数の値がZnO、Siが負、SiO<sub>2</sub>が正であることから、ZnOの膜厚T<sub>1</sub>、SiO<sub>2</sub>の膜厚T<sub>2</sub>、Siの膜厚T<sub>3</sub>の膜厚比を測定することにより零温度係数を得ることができる。

特開昭58-153412(2)

の膜厚がZnOの膜厚の約2分の1のときに基本1次モードの共振に関して零温度係数が得られることが知られている。

しかしながら、SiO<sub>2</sub>膜は非常にもらいために製造中にクラックが入りやすく並発する場合に大きな障害となり、また、得られた振動子の共振尖端度Q<sub>m</sub>も500～2000程度であり、この構造では共振尖端度Q<sub>m</sub>の大きな振動子を得ることが難しかった。

本発明は上記問題点を解消するもので、共振尖端度Q<sub>m</sub>が大きく、かつ温度安定性に優れた圧電薄膜複合振動子を提供しようとするものである。

以下、本発明の実施例を図面によって詳細に説明する。

第2図は、本発明の圧電振動子の構成を示すものである。すなわち、第2図において、表面が(100)面であるSi基板2-1上にSiO<sub>2</sub>薄膜2-2を形成し、SiO<sub>2</sub>薄膜2-2上に下部電極2-5、及びZnO圧電薄膜2-3、上部電極2-4を順に積層して形成し、振動部位に相当するSi基板2-1の裏面にエッテン

また、振動子の容量比rを小さくするという意味から基本1次モード及び2次モードを積極的に利用することは有効な方法である。

次に、具体的な実施例に従って詳細に説明する。  
〔実施例1〕

第2図に示した本発明の構成で、共振時に2分の1波長共振を行う基本1次モードを用いた振動子の実施例について述べる。表面が(100)面であるSi基板2-1にホウ素を高濃度にドープし、その上にSiO<sub>2</sub>膜をスペッタ法で作成した。次に、Si基板2-1の裏面にCVD法によってSi<sub>3</sub>N<sub>4</sub>膜を形成し、これをマスクとして、エチレンジアミン、バイロカテコール及び水からなるエッティング液で空孔2-6を設けて、さらに表面に形成したSiO<sub>2</sub>薄膜上にCrを下地としてAuを蒸着し、フォトリソグラフィーにより下部電極2-5を形成したのち、スペッタ法によりZnO膜2-3を形成し、リフトオフによってAlの上部電極2-4を形成した。このとき、ZnO膜厚T<sub>1</sub>とSi膜厚T<sub>2</sub>との膜厚比T<sub>2</sub>/T<sub>1</sub>、及びZnO膜厚T<sub>1</sub>とSiO<sub>2</sub>膜厚との膜厚比T<sub>3</sub>/T<sub>1</sub>をパラメータとして

種々の値について実験を行い、室温付近で零温度係数となる膜厚比  $T_2/T_1$ 、 $T_3/T_1$  の関係とそのときの容量比  $r$  の値を求めた。それを第3図に示す。第3図から、零温度係数となる膜厚比は  $T_2/T_1 = Y$ 、 $T_3/T_1 = X$  とすると、ほぼ次の実験式で与えられることが明らかである。即ち

$$X < 0.81 \text{ のとき } Y = -0.264X + 0.348 \quad ①$$

$$X > 0.81 \text{ のとき } Y = 0.053X + 0.092 \quad ②$$

このとき、 $T_2/T_1$  が増大するとともに容量比  $r$  も増大していくが、 $T_2/T_1 < 20$  では  $r < 100$  が得られる。具体的な一例として  $ZnO$  の膜厚  $T_1 = 5.2 \mu m$ 、 $SiO_2$  の膜厚  $T_2 = 0.8 \mu m$ 、 $Si$  の膜厚  $T_3 = 3.9 \mu m$  の振動子の特性について述べると、このとき共振周波数  $f_r = 5528 MHz$ 、容量比  $r = 29.4$ 、共振尖端度  $Q_m = 3200$  を得た。また  $-20^\circ C \sim 60^\circ C$  の温度範囲において共振周波数温度偏差  $\Delta f_r/f_r = 100 ppm$  以下の値を容易に得ることができた。

#### [実施例2]

同じく第2図に示した  $ZnO/SiO_2/Si$  三層構成の圧電薄膜複合振動子において、共振時において

す。 $r < 30$  が得られていることがわかる。

③式で表わされる領域に関する具体的な一例として、 $ZnO$  の膜厚  $T_1 = 5.4 \mu m$ 、 $SiO_2$  の膜厚  $T_2 = 5.1 \mu m$ 、 $Si$  の膜厚  $T_3 = 5.2 \mu m$  の振動子の特性について述べると、このとき、2次モードの共振周波数  $f_r = 723.1 MHz$ 、容量比  $r = 2293$ 、共振尖端度  $Q_m = 3300$  を得た。また、 $-20^\circ C \sim 60^\circ C$  の温度範囲において共振周波数温度偏差  $\Delta f_r/f_r = 80 ppm$  以下の値が比較的容易に得られた。また、④式で表わされる領域に関する具体的な一例として  $T_1 = 5.7 \mu m$ 、 $T_2 = 2.8 \mu m$ 、 $T_3 = 1.4 \mu m$  の振動子の具体的な特性について述べると、このとき 2次モードの共振周波数  $f_r = 5728 MHz$ 、容量比  $r = 217$ 、共振尖端度  $Q_m = 2200$  を得た。また  $-20^\circ C \sim 60^\circ C$  の温度範囲において共振周波数温度偏差  $\Delta f_r/f_r = 100 ppm$  以下の値が容易に得られた。

以上の本発明の振動子の試作結果、エッティングの際、クラックが入ってしまう事故は皆無であり、良好な特性を示す振動子を容易に得ることができ

#### 特開昭58-153412(3)

1波長共振を行う2次モードを用いた振動子の実施例について述べる。振動子の作成は実施例1と全く同じ手順で行った。このとき、膜厚比  $T_2/T_1$  及び  $T_3/T_1$  をパラメータとして種々の値について実験を行い、室温付近で零温度係数となる膜厚比  $T_2/T_1$  と  $T_3/T_1$  の関係とそのときの容量比  $r$  の値を求めた。それを第4図に示す。第4図から、零温度係数となる膜厚比は  $T_2/T_1 = Y$ 、 $T_3/T_1 = X$  とすると、ほぼ次の実験式で与えられることが明らかである。即ち、

$$Y = 0.186X^2 - 0.327X + 1.05 \quad (X > 0) \quad ⑤$$

このときの容量比  $r$  と膜厚比  $T_2/T_1$  の関係を直線で示す。 $T_2/T_1 < 1.5$  において  $r < 60$  が得られていることがわかる。一方、2次モードでは、実用的な容量比が得られかつ室温近傍において零温度係数を有するもう一つの領域が  $X < 0.5$  において存在することがわかった。即ち

$$0 < X < 0.5 \text{ において } Y = -X + 0.75 \quad ④$$

で表わされる一点鎖線に沿った領域である。このときの膜厚比  $T_2/T_1$  と容量比  $r$  の関係を直線で示

た。

尚、本発明の振動子において、分割電極を用いてフィルタ構成にすることも可能であり、また周波数調節のため振動子の表面に絶縁物をスパッタすることももちろん可能であることは言うまでもない。

したがって、本発明によれば、共振尖端度が大きく、しかも温度安定性に優れた振動子を容易に得ることができ、工業的価値も多大である効果を有しているものである。

#### 4図面の簡単な説明


第1図は従来の  $ZnO/SiO_2$  複合振動子、第2図は本発明の実施例を示す  $ZnO/SiO_2/Si$  複合振動子、第3図及び第4図はそれぞれ基本モード、第2次モードに関する零温度係数となる膜厚比とそのときの容量比の関係を示す図である。

21はSi基板、22はSiO<sub>2</sub>膜、23はZnO膜、24、25は電極、12、26は空孔を示す。


特許出願人 日本電気株式会社  
代理人 井理士 内原 誠 (内治兵)

特開昭58-153412(4)


第1図



第2図



第3図



第4図

